- 6月4日(木)
- 「システム実装CAE研究会」（新名称：JIEPシステムJisso-CAD/CAE研究会）
- 有料
- 会場 ： 東京ビッグサイト 会議棟606号室
- 主催 ： JIEPシステムJisso-CAD/CAE研究会
- テーマ ： チップ・パッケージ・ボード設計のためのCAE ―熱およびパワーインテグリティ問題と対応策―
＜公開研究会開催主旨＞
高速伝送を伴う機器の高品質、高効率設計を実現する上で課題となる熱、PI/SI/EMI等の諸問題に対し、シミュレーションを駆使したチップ・パッケージ・ボード間の協調設計を実現することにより、システム全体で問題解決を図っていくことが有効と考えられます。
今回、システム実装CAE研究会では、現在注目されている熱、パワーインテグリティ問題に焦点を当て、下記要領で研究会を開催します。
| 講演時間 | 講演題目 | 講演者 |
| 13:30～14:10 | 「配線基板の高密度化と熱：実装技術の将来を拓く新しい熱解析コード体系の開発」 | ThermTech International 中山恒 |
| 14:10～14:50 | 「チップ・パッケージ・ボードの電源・GND設計とEMC」 | 京都大学 和田修己 |
| 15:00～15:40 | 「チップ・パッケージ・PCBコデザインにおける半導体モデルのPIへの応用」 | 東芝セミコンダクター社 福場義憲 |
| 15:40～16:20 | 「高速LSIが実装されたパッケージにおけるSI/PI問題」 | アジレント・テクノロジー 明石芳雄 |
| 16:20～17:00 | 「パワーインテグリティ電磁界解析フローの検討」 | エーイーティー 上田千寿 |
※敬称略
お申し込み先
- 参加費 会員:3,000円 非会員:5,000円
但し資料代 2,000円を含む - 支払い方法
当日、会場受付にて、現金でお支払い下さい。（できる限りつり銭のないようお願いします。） - 参加申込先：シャープ 谷 貞宏
e-mail: 0906CAE_uketsuke@keim.cs.gunma-u.ac.jp - 参加申込方法：
下記の書式に必要事項を記入の上、電子メールでお申込み下さい。
宛先：システム実装CAE研究会御中
6月4日公開研究会参加申込書
(1)氏 名：
(2)社名/学校名：
(3)E-mail：
(4)会員種別:会員(会員番号: )・非会員・学生
(5)領収書宛名：
(6)今後、当研究会開催の連絡の要否【非会員の方のみ】：要/不要(*1)
(7)アンケート：今後聴講を希望されるテーマ、講演者等ございましたら記入をお願いします。
*1：「要」とご連絡いただいた方は今回頂いたメールアドレス宛に案内させて頂きます。 - 申込締切：2009年6月3日(水)
(ただし、先着100名様まで受付、定員に達し次第締切らせていただきます。)
